ICES(Intelligent Computin Embedded System)

전체 글 12

2020학년도 캡스톤디자인 경진대회 대상 & 우수지도 교수상

1. 진행 목적 ▶ 문제해결 능력 향상 및 창의형 인재 양성 도모 ▶ 캡스톤디자인 교과목 활성화 및 우수사례 공유, 확산 2. 진행 개요 ▶ 예선 서류 접수를 통해 20개 내외 팀을 선발하여 본선 심사 진행(1차 서류, 2차 동영상) ▶ 신청대상 : 2019-2학기, 2020-1학기 캡스톤디자인 과제 수행 학부(과) 중 지도교수 우수추천팀 3. 진행 일정 ▶ 신청서 제출기한 : 2020.10.05.(월) ~ 10.08.(목) 16:00까지 ▶ 신청서 제출방법 : 담당자 이메일로 제출(dy1672@semyung.ac.kr) - 시간 엄수 ▶ 예선 합격팀 발표 : 2020.10.13.(화) 예정 ※ 예선 심사 이후 일정은 본선 진출팀에 별도 안내 예정 4. 시상 내용 구 분 훈격 부 상 대 상 1팀 총장상 ..

Board/공지사항 2021.01.11

컴퓨터학부 인치호 교수, 2018년도 한국ITS학회 “학술 논문상” 수상

세명대학교 컴퓨터학부 인치호 교수(CAD & SoC Design Lab.)는 2018년 11월 2일(금)부터 3일(토)까지 한국ITS학회에서 주관하여 부산 경성대학교에서 개최된 2018년 한국ITS학회 추계학술대회 및 정기총회에서 2018년도 한 해 동안 우수한 학술 활동으로 학문적 발전에 크게 공헌한 공로를 인정받아 한국ITS학회 학술논문상을 수상하였다. 한국ITS학회는 국토교통부, 과학기술정보통신부, 경찰청 및 지자체와의 정책개발, 연구개발 등을 수행하여 우리나라 ITS 산업에 많은 기여를 하고 있으며, 현재 90개 이상의 기관이 등록되어 있다. 또한 국내에서 수행한 지자체 ITS 구축, 도로 교통관리시스템과 교통정보, 요금징수시스템 등의 기술력을 보유하여, 국내 기술의 해외 진출에도 상당한 공헌을 ..

Board/공지사항 2021.01.04

컴퓨터학부 인치호 교수, ICACT 2017 우수발표논문상 수상

컴퓨터학부 인치호 교수, The 19th International Conference on Advanced Comunications Technology “우수발표논문상” 수상 세명대학교 컴퓨터학부 인치호 교수(CAD & SoC Design Lab.)는 2017년 02월 19일(일)부터 22일(수)까지 IEEE, IEEE ComSoC 및 Global IT Research Institute에서 주관하여 평창 휘닉스파크에서 개최된 The 19th International Conference on Advanced Comunications Technology (ICACT 2017)에서 “An Efficient ILACS Control Algorithm for Intelligent LED Indoor Lightin..

Board/공지사항 2021.01.04

인치호 교수, 우수발표논문상 수상

세명대학교 컴퓨터학부 인치호 교수(CAD & Soc Design Lab.)는 2014년 2월 16일(일)부터 19일 (수)까지 Global IT Research Institute에서 주관하며 평창 휘닉스파크에서 개최된 The 16th International Conference on Advanced Comunications Technology (Olot "ICACT" 2014)CAL "An Efficient LSDM Control Logic Design on Light ing Control System 에 대한 발표논문 (홀성일, 인치호)으로 우수 논문 으로 선정되어 학술논문상을 수상하였다. ICACT는 국내외의 모든 전문가들이 미래 정보통신 시대를 달성하기 위한 새로운 아이디어와 비전을 공유하기 위해 ..

Board/공지사항 2021.01.04

Project List

번호 프로그램 명 과 제 명 시행부처/기관 1 학술진흥재단 마이크로 아키텍춰 설계용 상위레벨 합성기 개발 학술진흥재단 2 LG 반도체 ASIC Emulator 개발에 관한 연구 LG 반도체 3 한양대학교 Control dominated ASIC 설계를 위한 상위 레벨 합성기 개발 한양대학교 4 현대전자 DSP/MCU Embedded ASIC Emulator 개발 현대전자 5 국립품질원 VLSI 설계 자동화를 위한 논리회로와 상위레벨 인터페이스 데이터 형식 국립품질원 6 국립품질원 VLSI 설계 자동화를 위한 논리회로 합성용 데이터 형식 국립품질원 7 산업자원부 실시간 운영체제 시스템(Real Time Operating System) 개발 산업자원부 8 중소기업청 실시간 인텔리전트 빌딩 제어 시스템 중소기..

기타실적

▼ 정부출연 연구과제 수행실적 번호 프로그램명 과 제 명 총개발시작일자 총개발사업비 (백만원) 비 고 시행부처/기관 총개발종료일자 1 산학 공동기술개발 ISDB-T 기반의 3.5 인치 Mobile TV 개발 2009.06.01 50 기완료 중소기업청 2010. wmslab.tistory.com ▼ 기타 연구과제 수행실적 번호 프로그램명 과 제 명 총개발시작일자 총개발사업비 (백만원) 비 고 시행부처/기관 총개발종료일자 1 교내학술연구 최적의 SOC 설계를 위한 새로운 레지스터 전송 수준 합성 방법 2010.03.01. 5 wmslab.tistory.com ▼ 기타 공모전 수상실적 번호 프로그램명 상 장 명 수상 비 고 시행부처/기관 1 제 17회 한국지능로봇경진대회 퍼포먼스로봇부문 동상 Cad&SoC 한..

PDS/논문자료 2021.01.04

국내연구실적

▼ 학회지 “연결구조 최소화를 위한 하드웨어 할당 알고리즘”, 대한전자공학회논문집, 33A(1), 118-126 page, 1996/01/01 “조건부 자원 공유를 고려한 스케줄링 알고리즘”, 대한전자공학회논문집, 33A(2), 196-20 wmslab.tistory.com ▼ 대학논문집 “설계 자동화를 위한 VHDL Analyzer에 관한 연구”, 세명논총, 제2권, 333-353 page, 1994/03/30 “설계 자동화를 위한 VHDL 기능 레벨 시뮬레이터”, 산업기술연구소논문집, 제1권, 34-45 page, 1994/12/.. wmslab.tistory.com ▼ 학술활동 실적 “연결 구조 최소화를 위한 allocation 알고리듬”, 추계종합학술대회 논문집, 제16권 2호 , 582-585 ..

PDS/논문자료 2021.01.04